FPGA Design Software

Geavanceerde FPGA projecten vereisen geavanceerde tools. Hier presenteren we tools die we gebruiken voor het verhogen van onze productiviteit.

Een van de ontbrekende mogelijkheden van de huidige FPGA tools in de markt is de mogelijkheid om register files semi-automatisch te genereren. In ieder System-On-Chip (SoC) is net noodzakelijk om een aantal registers met de processor te bedienen. Het handmatig creëren met VHDL (en de bijbehorende software declaraties) is een tijdrovend en fout gevoelig proces. De oplossing voor dit Hardware/Software interface probleem is onze Register Builder tool. Register files kunnen hiermee eenvoudig worden gegenereerd vanuit één source. De GUI maakt het zeer eenvoudig om registers en bits te definiëren. Diverse soorten output (zoals VHDL voor het hardware team, C header voor het software team en PDF documentatie voor beiden) kunnen hiermee vanuit één bron worden gemaakt. Fouten in het creatie proces van HW/SW interfaces worden hiermee tegengegaan en de documentatie is altijd actueel.

HDL Linker

Er zijn diverse HDL design entry tools op de markt die een soort van schematic entry bieden en mogelijkheden hebben om van hieruit HDL output te genereren. Het voordeel is dat het meer overzicht biedt t.o.v. tekst invoer, maar heeft als nadeel dat het invoeren en onderhouden van de schema’s eveneens tijdrovend is. FPGA Solutions heeft hiervoor een HDL linker tool ontwikkeld, gebaseerd op een script taal. Het script wordt hierbij ingelezen, op fouten gecheckt en en genereert de HDL netlist en design files. In een project kunnen signalen en interfaces worden gedeclareerd en daarna gebruikt in het hele project. Toevoegen, verwijderen of wijzigen van interfaces en modules is snel, eenvoudig en foutloos. Ook schrijft de tool de bestanden voor ModelSim en Altera/Xilinx FPGA tools. Een grafische interface is in ontwikkeling.